

Elettronica dei Sistemi Digitali 1


Prof. Domenico Ponta, Prof. Giuliano Donzellini, Prof. Davide Anguita

Testi di Esercizi su Macchine a Stati Finiti Sincrone e Asincrone

(a.a. 1999-2000)


1. Progettare una macchina a stati avente due ingressi TREF e ONE ed un'uscita PULSE. Il funzionamento sia il seguente: a TREF e' applicato un segnale, sempre presente, costituito da un'onda quadra simmetrica di periodo costante $2T$, mentre a ONE e' inviato un segnale, asincrono rispetto a TREF, di durata indeterminata. Si vuole che, per ogni fronte di salita di ONE, la macchina invii in uscita un segnale PULSE, la cui durata sia uguale a T ed il cui fronte di salita coincida (a meno dei ritardi di propagazione) con il corrispondente fronte di TREF. ($ONE > 2T$)

2. Si dispone di un segnale IN ad onda quadra simmetrica di periodo T e si vuole generare un segnale di uscita OUT di periodo $2T$ come rappresentato in figura. Si vuole inoltre che per tutto il tempo in cui e' attivato un segnale ADD vengano inseriti, in OUT periodi di IN e per tutto il tempo in cui e' attivato il segnale DEL vengano soppressi periodi di IN. ADD e DEL non sono mai contemporanei, hanno una durata maggiore di $2T$ e sono, ovviamente, asincroni rispetto ad IN. Si progetti una MSF che implementi le specifiche descritte, integrate da quelle che si possono desumere dal diagramma temporale. Si facciano (e si enuncino) ragionevoli ipotesi nel definire eventuali altre specifiche necessarie per il progetto e non comprese nell'insieme di quelle date.



3. Si progetti un generatore di clock (CKO) destinato al collaudo di sistemi a microprocessore, che funzioni in un modo automatico ed in un modo manuale. Il primo e' un modo a frequenza fissa, derivata da un oscillatore che si suppone disponibile. Il modo manuale, attivato da un ingresso MAN, produce un'uscita di clock uguale ad 1 quando un pulsante PB e' premuto, ed uguale a 0 quando PB e' rilasciato. Si osservi che:
- l'attivazione di MAN non deve troncare il duty cycle
 - nel modo automatico PB viene ignorato
 - la sintesi deve essere assolutamente priva di alee.

4. Progettare, usando il metodo ASM, una MSF asincrona che riceve due segnali di ingresso, S1 e S2, aventi l'andamento temporale mostrato in figura. I segnali non sono mai contemporaneamente alti e tra due impulsi di S1, che e' sempre presente, si verifica normalmente un impulso su S2. Se questo non accade e, di conseguenza, S2 rimane a zero, la MSF lo segnala attivando l'uscita OUT finche' non compare un impulso su S2. Si richiede il diagramma ASM e la sintesi della MSF.



5. Si progetti, usando il metodo ASM, una MSF asincrona dotata di due ingressi I e CK e un'uscita U.
- La MSF acquisisce il valore di I in corrispondenza di ogni fronte di salita di CK e lo trasferisce su U all'occorrenza del relativo fronte di discesa.
- Si richiede:
- Il diagramma ASM della MSF descritta;
 - Il diagramma temporale dei segnali CK, I, U;
 - La sintesi della MSF.

6. Si progetti, usando il metodo ASM, una MSF sincrona in grado di misurare il ritardo tra due segnali S e W presentati agli ingressi, rispettando le seguenti specifiche:
- Possiede un clock master CK e riceve in ingresso due segnali S e W, ad onda quadra simmetrica, di periodo pari a 4 volte quello del clock.
 - I cambiamenti di livello dei due ingressi S e W sono *sincroni*, ma i due segnali possono trovarsi tra loro in ritardo di 0, 1, 2 o 3 cicli di clock.
 - Quattro uscite R0, R1, R2 ed R3 indicheranno la misura del ritardo di W rispetto a S.
 - Un segnale sincrono di AVVIO, della durata di un solo ciclo di clock, ordina alla macchina la sequenza di misura.
 - Le uscite dovranno essere generate obbligatoriamente durante il ciclo successivo a quello in cui viene campionato il segnale di AVVIO.

Tenere presente che la macchina deve rimanere inattiva fino all'arrivo di questo segnale, e che S e W possono essere ritenuti validi soltanto dal ciclo di AVVIO (compreso) in avanti, ossia nulla si puo' ipotizzare sulla loro precedente posizione temporale, sia rispetto al segnale di AVVIO, sia tra di loro. Questa specifica *obbliga* a risolvere il problema con uscite di tipo *condizionato*.


Si richiedono:

- il diagramma temporale;
- il diagramma ASM;
- la sintesi.

Non e' richiesto il disegno della rete. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

- 7 1. Si progetti mediante diagramma ASM una MSF sincrona che generi un impulso di uscita DER in corrispondenza di ogni fronte (salita e discesa) del segnale di ingresso IN. L'impulso DER deve avere una durata pari ad un periodo del clock della MSF. Si richiede:

- il diagramma ASM della MSF [3]
- la sintesi della MSF completa dello schema della rete [3]
- l'andamento temporale di DER nelle situazioni illustrate in figura. [4]




- 8 1. Si progetti, usando il metodo ASM, un registro a scorrimento a 3 bit. Si richiede:

- il diagramma ASM della MSF;
- la sintesi;
- il disegno della rete.

L'ingresso del registro è IN, le uscite parallele sono A, B, C. È presente un clock CK.

- 9 1. Si progetti, usando il metodo ASM, una MSF *sincrona* in grado di generare la sequenza dei segnali F, G e H riportata nel seguente diagramma temporale:



La MSF utilizza il clock CK visibile nella figura, e riceve tre ingressi *sincroni* di controllo:

- STOP: Ferma la generazione della sequenza; se STOP è attivato, la sequenza si ferma al ciclo T5; se disattivato, la sequenza riparte dal ciclo successivo T1;
- C0, C1: Controllano, secondo una codifica binaria pura, il numero di cicli di ritardo (0, 1, 2) dell'impulso H rispetto all'impulso F (nella figura, l'impulso H è in ritardo di 1 posizione (C1=0, C0=1)).

L'esterno imposta C1 e C0 *durante* il ciclo T1 della sequenza e rimangono stabili nel resto del tempo, mentre STOP può essere attivato / disattivato in qualunque ciclo.

Si richiede:

- il diagramma ASM della MSF;
- la sintesi della MSF;

Non è richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite.

Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

- 10 Si progetti, usando il metodo ASM, una MSF in grado di ricevere una sequenza seriale di dati binari INDATA, sincrona con un clock CK disponibile alla MSF stessa. La macchina possiede le seguenti uscite: OUTDATA, STROBE, ERROR, EOT. È previsto anche un ingresso sincrono di RESTART.

La sequenza INDATA è interpretata secondo le seguenti regole:

- il livello "low" costante significa assenza di trasmissione.
- due "high" consecutivi indicano la presenza di un bit di dato nella terza posizione, che deve essere copiato sull'uscita OUTDATA, contemporaneamente all'attivazione del segnale di STROBE. È richiesto che le uscite OUTDATA e STROBE durino un ciclo di CK.
- dopo il bit di dato deve essere sempre presente un livello "low": in sua mancanza la MSF attiva ERROR, aspettando un RESTART da parte dell'utente. Tale RESTART, attivo alto, sarà considerato solo in assenza di trasmissione.
- un "high" isolato indica la fine delle trasmissioni, che la MSF segnala attivando l'uscita EOT, che sarà mantenuta attiva fino a ricezione di una nuova sequenza.

Si suppone che la MSF inizi a lavorare prima dell'arrivo di qualunque segnale dalla linea.

Si richiedono:

- il diagramma temporale;
- il diagramma ASM;
- la sintesi.

Non è richiesto il disegno della rete.

Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

- 11 Alcuni dispositivi, come quelli in tecnologia CCD (Charge Coupled Device), necessitano di un clock a due fasi.


Si progetti, usando il metodo ASM, una MSF per la generazione di un clock a due fasi. Le due fasi Φ_1 e Φ_2 sono mostrate in figura; si tratta di segnali periodici il cui periodo è pari a quattro volte quello del clock di sistema, che si suppone disponibile.

La macchina deve disporre di un ingresso EN che, quando asserito ad uno, abilita il funzionamento continuo sopra descritto e quando a zero mantiene costante l'ultimo valore assunto dalle due fasi.

Si richiede:

- il diagramma ASM della MSF descritta;
- la sintesi della MSF.

Non è richiesto lo schema logico della rete. Qualora si sia in dubbio sulle specifiche di funzionamento richieste si indichi chiaramente la propria interpretazione del problema.



- 12 Si progetti, usando il metodo ASM, una MSF sincrona avente un ingresso X, sincrono con il segnale di clock CK, e due uscite D0, D1 il cui valore rappresenta in codice binario il numero di "1" letti sull'ingresso negli ultimi due cicli di clock.

Si richiede il diagramma ASM e la relativa sintesi. Si disegni la rete solo nel caso in cui si siano ottenute equazioni dello stato successivo "semplici".

Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

13 Si progetti, usando il metodo ASM, una MSF sincrona avente un ingresso X, sincrono con un segnale di clock CK, e tre uscite S_0 , S_1 e WAIT. L'ingresso X riceve sequenze di 3 bit, caratterizzate dal primo bit sempre a "1". Tra una sequenza e l'altra sono presenti, sempre, almeno 3 bit a "0" di pausa. Le due uscite S_0 , S_1 dovranno indicare, in un codice a scelta del candidato, quale sequenza è stata ricevuta per ultima, mantenendosi valide fino alla ricezione del primo bit di una nuova sequenza. L'uscita WAIT indicherà i periodi di non validità delle uscite S_0 e S_1 .

Si richiede:

- Il diagramma ASM della MSF;
- La sintesi;
- Il diagramma temporale del suo funzionamento.

Non è richiesto il disegno della rete; non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

14 Si vuole controllare la correttezza dei dati trasmessi su un canale seriale sincrono mediante una MSF che riceve i dati ed il clock ad essi associato. I dati arrivano con continuità alla MSF, hanno durata costante e sono correttamente campionati dal clock. Occorre verificare che i bit consecutivi a "0" siano in numero pari e che i bit consecutivi a "1" siano in numero dispari, generando un segnale ERR quando questa condizione non è verificata. Si richiede il progetto della MSF ed un diagramma temporale che ne descriva il funzionamento.

15 Si progetti, usando il metodo ASM, una MSF dotata di un ingresso I ed un'uscita U. L'ingresso, a zero a riposo, può essere ad uno per intervalli di uno, due o tre periodi di un segnale di clock, con cui l'ingresso I è sincrono e che è disponibile al progettista. Gli intervalli in cui I vale uno sono separati da almeno dieci periodi di clock. Si vuole che, al termine di ciascun intervallo in cui I vale uno, l'uscita assuma il valore uno e lo mantenga per tre periodi di clock se I è rimasto ad uno per un periodo, per due periodi se I è rimasto ad uno per due periodi, per un periodo se I è rimasto ad uno per tre periodi.

Si richiede:

- Il diagramma ASM della MSF descritta;
- Il diagramma temporale dei segnali CK, I, U nei tre casi;
- La sintesi della MSF.


16 Progettare, usando il metodo ASM, una MSF che riconosca, nel flusso di dati che attraversa una linea seriale L, la sequenza 1010, segnalando l'avvenuto riconoscimento con l'attivazione dell'uscita SYNC. Si dispone di un segnale di clock che campiona ciascun bit della linea L approssimativamente a metà dell'intervallo del bit. Si richiede il diagramma ASM e la sintesi della MSF.

17 Progettare, usando il metodo ASM, una rete sequenziale sincrona avente le seguenti specifiche:


- un ingresso di clock CK
- un ingresso A che si suppone sincrono con il clock
- un'uscita U

Ad ogni transizione di A, la rete risponde con un impulso alto di U, sincrono con i fronti di salita di CK e di durata pari a tre periodi di CK. Come si vede in figura, la rete rimane sensibile ad A anche durante la generazione di U, ossia è possibile retriggerare l'uscita U.

Si richiede il diagramma ASM della MSF e la relativa sintesi (escluso il disegno della rete logica).



18 Si progetti, mediante diagramma ASM, un contatore sincrono avanti/indietro in codice binario puro modulo 4. Il contatore sia attivo sul fronte di salita del segnale di clock e conti avanti o indietro in funzione del valore dell'ingresso U/D. Si realizzi un ingresso di abilitazione al conteggio CE che, quando è inattivo, impedisce al contatore di cambiare stato, nonostante sia applicato il clock, ed un'uscita TC che sia attiva, per la durata di un periodo del clock, quando le uscite CBA hanno i valori 3H e 0H, rispettivamente nel conteggio avanti ed indietro. Si può assumere che i cambiamenti di CE e U/D non avvengano in corrispondenza dei fronti attivi del clock. Si disegni lo schema della rete.



Si disegni lo schema della rete.

19 Progettare, usando il metodo ASM, un generatore di impulsi che produca uno, due, o tre impulsi a seconda dello stato di due ingressi di controllo C0 e C1.

È disponibile un segnale di clock (CK) con duty cycle 50%. Si suppone che C0 e C1 siano stabili almeno un periodo di CK prima dell'attivazione dell'ingresso START e per tutto il tempo in cui questo rimane attivo.

START abilita la generazione degli impulsi sull'uscita P, e si suppone che ritorni inattivo dopo che la sequenza di impulsi è terminata e prima che ne possa iniziare un'altra.

Gli impulsi su P devono avere lo stesso periodo e la stessa durata della porzione attiva del segnale CK.

Si richiede:

- il diagramma ASM della MSF e la relativa sintesi (escluso il disegno della rete logica);
- il diagramma temporale di P in funzione di C0, C1, START, CK.

20 Una Macchina a Stati Finiti sincrona, realizzata con flip-flop tipo "D edge triggered", e' descritta dalle seguenti equazioni dello stato successivo:


$$Dx = y \quad Dy = \bar{x}$$

nelle variabili di stato x e y. Le due uscite sono descritte dalle equazioni:

$$U_1 = y + \bar{x} \quad U_2 = \bar{y} + x$$

Si disegni lo schema logico della MSF e si tracci il diagramma temporale delle due uscite per almeno 8 cicli di clock.

21 Si progetti, usando il metodo ASM, una MSF *sincrona* in grado di generare la sequenza dei segnali F, G e H riportata nel seguente diagramma temporale:



La MSF dispone del clock CK visibile nella figura, e riceve due ingressi di controllo CG e CH. Tali ingressi controllano la posizione temporale degli impulsi presenti sulle uscite G e H, rispettivamente. Nella figura gli impulsi sono rappresentati nella posizione corrispondente a CG = 0 e CH = 0. L'esterno imposta CG e CH *durante* il ciclo T1 della sequenza. I segnali CG e CH rimangono stabili nel resto del tempo.

Si richiede:

- Il diagramma ASM della MSF;
- La sintesi della MSF;

Non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

22 Si progetti, usando il metodo ASM, una MSF *sincrona* che rispetti le seguenti specifiche: Possiede tre ingressi provenienti da tre pulsanti (READY, GO, e STOP), e due uscite (RIDE, ERROR). Si suppone che tutti gli ingressi siano sincroni.

L'uscita RIDE viene attivata alla ricezione della corretta sequenza dei segnali di ingresso, che si verifica quando viene premuto e poi rilasciato il pulsante di READY, e quindi premuto il pulsante di GO. L'uscita RIDE deve attivarsi subito, non appena GO viene attivato, senza attendere il fronte attivo del clock; sara' disattivata successivamente, alla pressione del pulsante di STOP.

L'uscita ERROR viene attivata, invece, nel caso in cui il pulsante di GO sia premuto prima o insieme a quello di READY. Anche l'uscita ERROR sara' disattivata dalla pressione del pulsante di STOP.


In ogni caso, ciascuna uscita deve permanere attiva almeno *due interi cicli* di clock, indipendentemente dalla attivazione del pulsante di STOP.

Si richiede:

- Il diagramma ASM della MSF;
- La sintesi della MSF;

Non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

23 Si progetti, usando il metodo ASM, una MSF *sincrona* che realizzi un generatore di "treno di impulsi". Un diagramma temporale di esempio del suo funzionamento e' rappresentato in figura.



L'ingresso ST (start) e' sincrono rispetto al clock CK, e la sua *variazione da basso ad alto* comanda l'avvio del treno di impulsi. La durata minima del segnale sull'ingresso ST e' di almeno un ciclo di clock, quella massima non e' nota: il segnale ST puo' ritornare basso sia durante che dopo la generazione del treno di impulsi.

Il numero di impulsi da generare e' compreso tra 0 e 3, impostabili dall'esterno tramite due linee di ingresso A1 e A0, secondo la seguente tabella:

A1	A0	Numero di impulsi
0	0	0
0	1	1
1	0	2
1	1	3


Per semplicita', si suppone che l'attivazione di ST e l'impostazione del numero di impulsi avvengano in momenti diversi. Nel diagramma temporale e' visualizzato il solo caso A1=1, A0=1.

Si richiede:

- Il diagramma ASM della MSF;
- La sintesi della MSF.

Non e' richiesto il disegno della rete logica. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

24 Si progetti, usando il metodo ASM, una MSF *sincrona* in grado di generare la sequenza dei segnali R, T e V riportata nel seguente diagramma temporale:




La MSF dispone del clock CK visibile nella figura, e riceve due ingressi di controllo D1 e D0. Tali ingressi controllano, in codice binario, la posizione temporale dell'impulso presente sulla uscita T. Nella figura l'impulso e' rappresentato nella posizione corrispondente a D1 = 0 e D0 = 1. Nel caso D1 = 0 e D0 = 0, l'impulso e' soppresso. L'esterno imposta D1 e D0 durante il ciclo T1 della sequenza, e li mantiene stabili nel resto del tempo.

Si richiede:

- Il diagramma ASM della MSF;
- La sintesi della MSF;

Non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

25 Si progetti, usando il metodo ASM, una MSF sincrona che generi la sequenza dei segnali MA, MB, MC e MD riportata nel diagramma temporale qui a fianco.



La MSF utilizza il clock CLK visibile nella figura, e riceve due ingressi *sincroni* di controllo, S₁ e S₀. Questi ultimi controllano, secondo una codifica binaria, il numero di cicli di ritardo (1, 2, 3, 4) dell'impulso MC rispetto all'impulso MA (nella figura, l'impulso e' in ritardo di 1 ciclo (S₁=0, S₀=0). L'esterno imposta S₁ e S₀ durante il ciclo T1 della sequenza e nel resto del tempo non cambiano.

Si richiede: a) Il diagramma ASM della MSF, b) La sintesi della MSF.

Non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

26 Si progetti, usando il metodo ASM, una MSF sincrona dotata di un ingresso sincrono IN ed un'uscita OUT. L'ingresso, normalmente a zero, puo' essere ad uno per intervalli di uno, due o tre periodi consecutivi del segnale di clock CK. Si vuole che l'uscita assuma il valore uno e lo mantenga per tre periodi di clock se IN e' rimasto ad uno per un periodo, per due periodi se IN e' rimasto ad uno per due periodi, per un periodo se IN e' rimasto ad uno per tre periodi. Si faccia l'ipotesi che, dopo la disattivazione dell'uscita, l'ingresso IN rimanga inattivo ancora per alcuni cicli di clock.

Si richiede:
a) Il diagramma ASM della MSF;
b) Il diagramma temporale dei segnali CK, IN, OUT nei tre casi;
c) La sintesi della MSF;


Non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

27 Si progetti, usando il metodo ASM, una MSF sincrona dotata di:
- un ingresso sincrono COM;
- due gruppi di due ingressi R₁, R₀ e D₁, D₀;
- un'uscita DPU.

Il dispositivo deve generare un impulso aperiodico DPU, la cui durata e ritardo rispetto al segnale di comando COM siano separatamente controllabili, a passi di periodo T_{ck} del clock CLK. Alla rivelazione del fronte di salita di COM, il sistema attende un tempo r·T_{ck} e quindi genera un impulso di durata d·T_{ck}. Gli ingressi R₁, R₀ definiscono l'entita' r del ritardo (0, 1 e 2 ·T_{ck}) e D₁, D₀ la durata d dell'impulso (1, 2 e 3 ·T_{ck}): il ritardo puo' quindi essere nullo e l'impulso deve durare sempre almeno un ciclo di clock. Il sistema genera una nuova sequenza di uscita solo dopo che la precedente e' terminata.

Si richiede: a) il diagramma ASM della MSF, b) il diagramma temporale dei segnali CLK, COM, DPU nel caso r=1 e d=2, c) la sintesi della MSF.

Non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.



28 Si progetti, usando il metodo ASM, una contatore sincrono avanti/indietro in codice binario puro modulo cinque. Il contatore e' attivo sui fronti di salita del clock CK e conta avanti o indietro in funzione del valore dell'ingresso DIR (avanti se DIR = 0, indietro se DIR = 1). L'uscita del contatore e' formata dai tre bit del conteggio C, B, A e dalla linea TC (Terminal Count). TC si attiva quando il CBA=100 nel conteggio avanti e CBA=000 nel conteggio indietro.

Si richiede il diagramma ASM della MSF e la sintesi della MSF. Non e' richiesto il disegno della rete logica. Non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

29 Si progetti, usando il metodo ASM, un contatore sincrono avanti/indietro in codice binario puro, modulo quattro. Il contatore e' attivo sui fronti di salita del clock CK e conta avanti o indietro in funzione del valore dell'ingresso UPDOWN (avanti se 0, indietro se 1).

Le uscite del contatore sono:

- B e A, bit di conteggio;
- TC (Terminal Count), attiva quando BA = 11 nel conteggio avanti e BA = 00 nel conteggio indietro;
- CH (Change), attiva soltanto quando il contatore *cambia direzione* di conteggio.

L'ingresso UPDOWN viene preso in considerazione dalla macchina, nel caso di conteggio avanti, *soltanto* se BA = 11 e, nel caso di conteggio indietro, *soltanto* se BA = 00.

Si richiede:


- a) Il diagramma ASM della MSF;
- b) La sintesi della MSF.

Note: non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite; non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

30 Il diagramma temporale in figura e' stato rilevato sperimentalmente eseguendo misure su una MSF sincrona. Essa e' realizzata con due flip-flop tipo D Edge Triggered che memorizzano le due variabili di stato X e Y ed e' dotata di un ingresso I e di un'uscita U.

Si ricavi il diagramma ASM della MSF e se ne esegua la sintesi, senza disegnare lo schema circuitale.

[Punti 19]




31 Progettare, mediante il metodo ASM, un dispositivo sincrono in grado di rivelare le transizioni da alto a basso, e viceversa, di un segnale di ingresso denominato IN. Alla rivelazione, il dispositivo genera un impulso di durata pari a due cicli di clock sull'uscita OUT. Il dispositivo possiede due ingressi, ENUP e ENDOWN, che abilitano la generazione dell'uscita rispettivamente nel caso della transizione da basso ad alto e nel caso della transizione opposta. Supporre che le transizioni del segnale di ingresso avvengano con una frequenza molto piu' bassa di quella del clock del dispositivo, CK.

Si richiede:

- a) il diagramma ASM della MSF;
- b) la sintesi della MSF, senza disegnare lo schema circuitale;
- c) il diagramma temporale del funzionamento, ipotizzando abilitata l'uscita per entrambe le transizioni.

Nota: non e' richiesto il disegno della rete logica. Non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.


32 Il diagramma temporale in figura e' stato rilevato sperimentalmente eseguendo misure su una MSF sincrona. Essa e' realizzata con due flip-flop tipo D edge-triggered che memorizzano le due variabili di stato W e Z ed e' dotata di un ingresso I e di due uscite SYN e WAV.



Si richiede:

- di ricavare il diagramma ASM della MSF;
- la sintesi della MSF;

33 Il diagramma temporale in figura e' stato rilevato sperimentalmente eseguendo misure su una MSF sincrona. Essa e' realizzata con due flip-flop tipo D Edge Triggered che memorizzano le due variabili di stato X e Y ed e' dotata di un ingresso IN e di due uscite END e PULSE.



Si richiede:

- di ricavare il diagramma ASM della MSF;
- la sintesi della MSF.

Nota: non e' richiesto il disegno della rete logica. Non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

[Punti 18]

34 Si progetti, usando il metodo ASM, un contatore sincrono, codice gray, avanti, modulo cinque, attivo sui fronti di salita del clock CK.

E' presente un ingresso di modo MODE (sincrono), ed un ingresso di comando GO (sincrono). Le uscite di conteggio sono C, B e A (C = MSB, A = LSB), e una uscita ausiliaria, TC (Terminal Count), e' attiva quando CBA = 110.


L'ingresso MODE, se = "0", impone al contatore il modo normale di funzionamento ciclico. In questa modalita' l'ingresso GO e' usato per abilitare il conteggio (conta per GO = "1", mentre resta fermo sull'ultimo valore se GO = "0").

Invece, quando MODE = "1", il contatore si trova in un modo di conteggio non ciclico ("one shot"). In questa modalita' il contatore inizia a contare (da CBA = 000) se e solo se sull'ingresso GO viene rilevato un fronte di salita, altrimenti resta fermo al valore terminale del conteggio. Una volta partito, il contatore si ferma solo alla fine conteggio, ignorando nel frattempo il valore di GO.

Per evitare ambiguita' di funzionamento, si precisa che l'esterno puo' modificare l'ingresso MODE solo quando e' attivo il TC, mentre l'ingresso GO non ha vincoli.

Si richiede: a) il diagramma ASM e b) la sintesi del contatore.

Nota: non e' richiesto il disegno della rete logica. Non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.




35 Si progetti, usando il metodo ASM, una MSF sincrona dotata di due ingressi sincroni D₁, D₀ e di un'uscita OUT, che funzioni secondo i criteri seguenti:

- Quando gli ingressi D₁ e D₀ valgono entrambi zero, l'uscita OUT inverte il suo valore ad ogni fronte di salita del clock CK.
- Quando almeno uno dei due ingressi D₁ e D₀ vale uno, l'uscita OUT e' rappresentata da un segnale a due livelli avente una durata complessiva di 5 cicli di clock. La durata della parte alta dura 1, 2 o 3 cicli di clock a seconda del valore binario presente sugli ingressi D₁ (MSB) e D₀ (LSB).
- Gli ingressi D₁ e D₀ vengono impostati dall'esterno immediatamente dopo la discesa di OUT, e rimangono stabili per il resto del tempo. La porzione alta di OUT segue la parte bassa.

Nella figura e' rappresentato un esempio di funzionamento, al variare di D₁ e D₀. Nota: il tratteggio su OUT indica le possibili durate della sua parte alta.

Si richiede: a) il diagramma ASM della MSF; b) la sintesi della MSF.

Non e' richiesto il disegno della rete logica; non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.



36 Si progetti, usando il metodo ASM, una MSF sincrona dotata di un ingresso sincrono UPDOWN e due uscite U_1 e U_0 . Il periodo del clock CK è di 500mS. Le uscite U_1 (MSB) e U_0 (LSB) rappresentano, in binario, i numeri decimali da 0 a 3.

Il dispositivo si comporta come un contatore binario avanti-indietro **NON ciclico**. L'ingresso UPDOWN determina la direzione di conteggio (UPDOWN = 1, conteggio avanti; UPDOWN = 0, conteggio indietro). Una volta raggiunto l'estremo del conteggio, il dispositivo si ferma su tale estremo (0 oppure 3). Per fare ripartire il dispositivo, nella direzione opposta, occorre invertire il valore sull'ingresso UPDOWN. UPDOWN può richiedere l'inversione della direzione del conteggio in qualunque momento.

Si richiede:

- Il diagramma ASM della MSF;
- La sintesi della MSF;
- Il diagramma temporale dei segnali CK, UPDOWN, U_1 e U_0 nel caso della sequenza sulle uscite (in decimale):
0, 0, 1, 2, 3, 3, 3, 2, 1, 0, 0, 0;

37 Progettare, mediante il metodo ASM, un dispositivo sincrono in grado di rivelare le transizioni da basso ad alto, e viceversa, di un segnale di ingresso denominato IN. Alla rivelazione, il dispositivo genera sull'uscita OUT un impulso di durata programmabile. Il dispositivo possiede due coppie di ingressi: UP1, UP0 e DN1, DN0.

La coppia UP1, UP0 imposta la durata dell'impulso generato al fronte di salita; la coppia DN1, DN0 imposta la durata dell'impulso generato al fronte di discesa. L'impulso generato può durare 0, 1, 2 o 3 cicli di clock, a seconda del numero binario impostato.

Supporre che le transizioni del segnale di ingresso avvengano con una frequenza due ordini di grandezza più bassa di quella del clock CK del dispositivo. Supporre anche che la programmazione della durata degli impulsi non possa avvenire durante la generazione degli impulsi stessi.

Si richiede:

- Il diagramma ASM della MSF;
- la sintesi della MSF, senza disegnare lo schema circuitale;
- Il diagramma temporale del funzionamento, ipotizzando impostata una durata dell'impulso pari a 3 cicli.

Nota: non è richiesto il disegno della rete logica. Non si tenga conto delle corse sulle uscite. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

1. Progettare, con il metodo ASM, un dispositivo digitale in grado di trasmettere in forma seriale. Il dispositivo riceve dall'esterno un dato parallelo costituito dai due bit D0 e D1, convalidati dal fronte di salita di un segnale di ingresso GO, sincrono e di durata pari a dieci cicli del clock CK. Genera in uscita un segnale seriale SER con le seguenti specifiche:

- a riposo, si trova al valore logico "0";
- viene generato alla rivelazione del fronte di salita di GO;
- inizia la trasmissione con due bit, fissi, a "1";
- i successivi due bit trasmessi rappresentano il dato (di valore pari, nell'ordine, ai bit D0 e D1);
- ogni bit della sequenza dura un periodo del clock CK.

Si chiede:

- Il diagramma ASM della MSF;
- Il diagramma temporale dei segnali GO, SER e delle variabili di stato della MSF (ipotizzare D0 = "0", D1 = "1");
- La sintesi della MSF.

38 Si progetti, usando il metodo ASM, una MSF sincrona dotata di tre ingressi sincroni A, B e C e tre uscite W_A , W_B e W_C . Il periodo del clock CK è di 0,1 mS.

Il dispositivo, a riposo, attende che sugli ingressi A, B oppure C arrivi un segnale di avvio. Il segnale di avvio, per convenzione, rimane alto almeno due cicli di clock consecutivi. La durata massima è indeterminata. Il dispositivo deve verificare la durata dei segnali di avvio e ignorarli se questi dovessero durare meno del convenuto.

Per semplicità, si supponga che un segnale di avvio sia distanziato dal successivo di almeno una decina di cicli di clock e che ne arrivi sempre uno solo alla volta (mai contemporaneamente su più ingressi).

Alla detezione di un segnale di avvio valido sull'ingresso A, il dispositivo deve generare un impulso della durata di un ciclo di clock sulla uscita W_A ; alla detezione di un segnale di avvio valido sull'ingresso B, il dispositivo deve generare un impulso della durata di un ciclo di clock prima sulla uscita W_B , e quindi sulla uscita W_A ; alla detezione di un segnale di avvio valido sull'ingresso C, il dispositivo deve generare un impulso della durata di un ciclo di clock prima sulla uscita W_C , poi sulla uscita W_B e quindi sulla uscita W_A .

Si richiede:

- Il diagramma ASM della MSF;
- La sintesi della MSF;
- Il diagramma temporale degli ingressi e delle uscite nei tre casi validi possibili.

39

Progettare un sistema digitale che svolga la funzione di trasmettitore per un sistema di telecomando.

Il sistema, il cui schema è dato in figura, riceve dall'esterno un dato costituito da tre bit in formato parallelo B0, B1 e B2 convalidati da un segnale STR, sincrono e di durata pari ad almeno tre cicli di clock. Il sistema ha il compito di generare in uscita un segnale seriale SOUT organizzato come segue:

- si trova normalmente a riposo al valore logico zero;
 - la generazione ha inizio alla rivelazione del fronte di discesa di STR;
 - i primi tre bit hanno una configurazione fissa (tre "uno" di seguito);
 - i successivi tre bit costituiscono il dato trasmesso e contengono, nell'ordine, B0, B1 e B2.
- Ciascun bit della sequenza deve avere la durata di un periodo del clock di sistema.

Si può supporre che le sequenze da trasmettere siano sufficientemente separate tra di loro nel tempo. I flip-flop sono di tipo edge-triggered.

Si chiede:

- Il diagramma ASM della MSF che controlla il sistema. [5 punti]
- Il diagramma temporale dei segnali SOUT, Q0, Q1, Q2, tracciato sul foglio di testo fornito e completo dell'indicazione dello stato della MSF ad ogni ciclo di clock. [3 punti]
- La sintesi della MSF. [3 punti]

Nota: non è richiesto il disegno della rete logica derivante dalla sintesi della MSF di controllo. Non sono ammesse soluzioni ottenute senza l'impiego della sintesi ASM.

[Punti 11]

